Bởi vì Pentium thể hiện những đặc điểm tiêu biểu của quản lý bộ nhớ hiện đại, chúng ta sẽ trình bày một cái nhìn khai quát về cách mà bộ xử lý giải quyết với bộ nhớ, Kiến trúc Pentium cho phép 32 bit địa chỉ ảo và 32 bit địa chỉ vật lý. Nó dùng hoặc 4 KB hoặc 4 MB kích thước trang khi sử dụng phân trang. Phân trang và phân khúc (segmentation) có thể áp dụng trong các kết hợp khác nhau, bao gồm unsegmented, paged memory; segmented, unpaged memory. Pentium có 2 cache L1 và L2, kích cỡ 32 byte. L1 ngay cạnh bộ xử lý, L2 thì giữa bộ xử lý và bộ nhớ. L1 cache thậm chí là 2 cache, Pentium chia L1 cache thành các cache nhỏ hơn được dùng để tổ chức lệnh (I-cache) và một cái để tổ chức dữ liệu (D-cache). Cả hai L1-cache sử dụng bit LRU cho các thoả thuận với khối thay thế. Mỗi L1 cache có 1 TLB(translation look-aside buffer – bộ đệm chuyển đổi - Phương thức tăng tốc độ tra cứu page table bằng cách lưu lại hầu hết giá trị tra cứu trang gần đây trong page table cache): D-cache TLB có 64 mục còn I-cache có 32 mục. Cả hai TLB đều có 4 cách cài đặt và sử dụng 1 LRU giả tạo thay thế. Cả hai L1 cache đều sử dụng 2 cách để thiết lập ánh xạ. Để quản lý truy cập tới bộ nhớ, I-cache và L2 cache sử dụng giao thức MESI. Mỗi dòng cache có 2 bit để lưu các trạng thái của MESI: M: modified thay đổi (cache khác với bộ nhớ chính), E: exclusive không chấp nhận(cache không bị thay đổi và giống bộ nhớ), S: shared (line/block có thể chia sẻ với line/block cache khác), I: invalid (line/block không có trong cache).